|
|
|
 |
组合商品（把光标放在图片上可查看产品名称） |
|
|
|
|
|
商品简介 |
|
编辑推荐
内容实践性强，知识点与实际科研项目相结合
内容简介
本书以存储测试系统的控制模块为设计对象，在介绍VHDL相关基础知识的前提下，详细讲解了如何采用VHDL进行控制模块关键子模块的设计方法。在对VHDL语言的数据对象、类型、数据结构及基本语句进行描述的基础上，着重将以上基础内容与实际的控制模块设计实现相结合，在不断强化基础的同时给出了VHDL在工程中的应用实例，对如何根据功能要求进行设计也有相关论述。本书内容丰富，实践性强，章节之间注重知识整体性，对应用VHDL进行系统设计有较强的指导和参考作用。 全书共11章，第1～4章是关于测试系统控制模块设计的基础理论，第5～7章是VHDL语言的基础理论，第8～11章是各控制模块的VHDL设计与实现方法及数字电路中常见的设计方法。
作者简介
靳鸿，教授，博士，中北大学教师。主要研究方向为恶劣环境的动态参数测试，微型弹载测试仪和智能仪器等；近年来主持承担省级项目、武器装备预研基金、国防预研重大项目等国家重点项目6项，横向科研项目十余项，获得山西省科学技术二等奖1项、一等奖1项；发明专利8项；山西省教学成果奖2项；出版教材5部；“全国电子信息类优秀教材”三等奖及第五届兵工高校优秀教材二等奖各一项。
目录
目录
第1章 绪论\t1
1.1 集成技术与可编程逻辑器件\t1
1.1.1 可编程逻辑器件\t1
1.1.2 CPLD和FPGA\t2
1.2 电子系统设计与VHDL\t3
1.2.1 传统系统的设计方法\t3
1.2.2 VHDL与“自顶向下”的设计方法\t4
1.3 EDA、VHDL及其应用\t5
1.3.1 EDA\t5
1.3.2 VHDL特点\t6
1.3.3 VHDL设计流程及应用\t7
第2章 测试系统构成及控制模块主要功能\t13
2.1 测试系统的基本组成\t13
2.1.1 系统模型\t13
2.1.2 系统基本组成\t13
2.2 控制模块的实现形式\t14
2.2.1 基于可编程逻辑器件的设计与实现\t14
2.2.2 基于单片机的设计与实现\t17
2.3 控制模块主要控制功能\t19
2.3.1 ADC控制\t19
2.3.2 存储器的控制\t21
2.3.3 接口的控制\t24
习题\t25
第3章 控制模块设计方法\t26
3.1 数字逻辑电路设计方法概述\t26
3.1.1 通用逻辑器件设计方法\t26
3.1.2 ASIC及可编程逻辑器件设计方法\t29
3.2 控制模块的状态设计\t33
3.2.1 状态图及其组成\t33
3.2.2 控制模块状态图设计\t34
3.3 系统功能模块划分与接口\t37
3.3.1 模块划分原则\t37
3.3.2 功能模块划分\t38
3.3.3 常用接口与总线\t38
习题\t42
第4章 基于VHDL的控制模块设计流程\t43
4.1 VHDL设计一般流程\t43
4.1.1 VHDL实际流程\t43
4.1.2 仿真软件\t44
4.2 设计输入与功能仿真\t45
4.2.1 指定设计项目名称\t45
4.2.2 创建新的设计文件\t45
4.2.3 VHDL程序设计\t46
4.2.4 功能仿真\t46
4.3 项目编译与时序仿真\t49
4.3.1 编译过程\t49
4.3.2 编译器组成及说明\t49
4.3.3 编译相关参数选取与设置\t50
4.3.4 编译文件\t52
4.3.5 时序仿真\t52
4.4 器件下载编程和配置\t53
习题\t54
第5章 VHDL基础\t55
5.1 硬件描述语言概述\t55
5.2 VHDL的数据对象\t55
5.2.1 常量\t56
5.2.2 变量\t57
5.2.3 信号\t58
5.3 VHDL的数据类型\t59
5.3.1 标准的数据类型\t60
5.3.2 标准逻辑位数据类型\t62
5.3.3 用户自定义数据类型\t63
5.4 VHDL的运算符\t69
5.4.1 逻辑运算符\t69
5.4.2 关系运算符\t70
5.4.3 算术运算符\t70
5.4.4 并置运算符\t71
5.5 VHDL的程序结构\t72
5.5.1 库及程序包\t73
5.5.2 实体\t74
5.5.3 结构体\t75
5.5.4 配置\t76
习题\t76
第6章 VHDL语句\t78
6.1 VHDL程序结构\t78
6.1.1 VHDL的特点\t78
6.1.2 VHDL程序结构\t79
6.2 顺序语句\t82
6.2.1 赋值语句\t82
6.2.2 IF语句\t83
6.2.3 CASE语句\t85
6.2.4 LOOP语句\t87
6.2.5 WAIT语句\t89
6.3 并行语句\t90
6.3.1 进程语句\t91
6.3.2 块语句\t92
6.3.3 并行赋值语句\t94
6.3.4 元件例化语句\t97
习题\t99
第7章 基于VHDL的状态机设计\t101
7.1 状态机设计基础\t101
7.1.1 状态机的分类\t101
7.1.2 状态机的描述方法\t102
7.1.3 状态机的设计步骤\t102
7.2 NAND Flash块擦除模块状态机设计\t103
习题\t107
第8章 A/D控制模块的VHDL设计与实现\t108
8.1 A/D概述\t108
8.2 采样定理\t110
8.2.1 时域采样定理\t110
8.2.2 频域采样定理\t111
8.3 并行A/D\t111
8.3.1 典型并行A/D——AD7492概述\t111
8.3.2 并行A/D控制命令\t113
8.4 串行A/D\t116
8.4.1 典型的串行A/D—AD7274概述\t116
8.4.2 串行A/D控制命令\t117
习题\t122
第9章 存储器控制模块的VHDL设计与实现\t124
9.1 存储器分类及使用特点\t124
9.1.1 SRAM存储器\t124
9.1.2 FLASH存储器\t125
9.1.3 铁电存储器\t125
9.2 SRAM存储器及其控制\t125
9.2.1 SRAM基本结构\t125
9.2.2 SRAM基本操作与VHDL设计\t127
9.3 Flash存储器概述\t130
9.3.1 FLASH的基本结构\t130
9.3.2 NAND Flash访问方法\t132
9.4 FLASH存储器控制\t133
9.4.1 Flash擦除\t133
9.4.2 Flash无效块检测\t136
9.4.3 Flash页编程\t139
9.4.4 Flash读操作\t142
习题\t146
第10章 异步串行通信（UART）模块设计\t147
10.1 UART协议简介\t147
10.1.1 UART接口标准\t147
10.1.2 UART通信协议\t148
10.2 UART协议控制器FPGA实现\t148
10.2.1 UART接口实现原理与方案\t149
10.2.2 波特率时钟生成模块设计\t150
10.2.3 数据接收/发送逻辑模块设计\t150
10.2.4 数据奇偶校验模块设计\t156
10.2.5 串并转换模块设计\t157
10.2.6 数据接收/发送FIFO模块设计\t158
10.3 测试仿真与设计调试注意事项\t159
10.3.1 测试仿真\t159
10.3.2 设计调试注意事项\t160
习题\t161
第11章 数字电路开发常用设计方法\t162
11.1 毛刺现象及消除方法\t162
11.2 几种逻辑器件及信号置位清除方法\t163
11.2.1 触发器及锁存器\t163
11.2.2 信号置位清除方法\t165
11.3 数字电路中的同步设计\t165
11.4 数字电路时延电路产生及用法\t167
11.5 数字电路中的时钟设计\t167
11.5.1 全局时钟\t168
11.5.2 门控制时钟\t168
11.5.3 多级逻辑时钟\t168
11.5.4 行波时钟\t168
11.5.5 多时钟系统\t169
习题\t171
参考文献\t172
|
|
|
|
购买该商品的会员还购买过以下商品 |
|
|
暂无购买信息！
|
|
|
|
相似商品 |
|
|
|
|
